1. Kondisi[Back]
- Percobaan 1 Kondisi 19
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada
percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock , B4=0,
B5=0, B6=0 led diganti logicprobe
2. Gambar Rangkaian Simulasi[Back]
3. Video Simulasi[Back]
4. Prinsip Kerja Rangkaian[Back]
Dapat kita lihat pada rangkaian, jika berlogika 1 maka arusnya mengalir dari VCC dan jika berlogika 0 maka arusnya berasal dari ground. Pada rangkaian J-K flip flop input yang masuk ke set dan reset berlogika 1 dan pada rangkaian itu ada komplemen maka output yang dihasilkan tanpa perubahan, kemudian input yang masuk pada j dan k berlogika 0 dan input ke clk itu menggunakan input CLOCK, jika j dan k berlogika 0 maka kondisinya itu NC atau tanpa perubahan maka output yang dihasilkan pada Q=0 dengan Q'=1.
Pada rangkaian D flip flop dapat kita lihat arus yang masuk ke input berlogika 1 dan disitu ada komplemen maka output yang dihasilkannya tanpa perubahan, kemudian pada clk dan D, input yang masuk berlogika 0 pada tabel dapat kita lihat jik clk berlogika 0 maka pada D berlogika 1/0 output yang dihasilkannya Q=0 dan Q'=1.
5. Link Download[Back]
- HTML
- Vidio
Tidak ada komentar:
Posting Komentar