Laporan Akhir 1 Modul 4




1. Jurnal  [Kembali]




2. Alat dan Bahan [Kembali]

Module D'Lorenzo


Jumper


    1. Panel DL 2203C. 
    2. Panel DL 2203D. 
    3. Panel DL 2203S. 
    4. Jumper.

a.IC 74LS112 (J-K Flip-Flop)


b. CD4013B (D Flip-Flop)




c. Gerbang AND (IC 7048)

d. Gerbang OR (IC 7432)




e. Power DC



f. Switch (SW-SPDT)




g. Logicprobe atau LED

3. Rangkaian Simulasi [Kembali]





4. Prinsip Kerja Rangkaian [Kembali]

Dapat diihat pada percobaan ini, menggunakan beberapa flip flop yang dimana pada kaki input J pertama itu terhubung dengan switch dan pada kaki input K itu terhubung dengan not, selanjutnya kaki input J dan K pada flipflop kedua itu terhubung ke kaki output flip flop sebelumnya begitupun seterusnya, kemudian clocknya dipasang secara paralel pada flip flop yang terhubung dengan AND. kemudian dapat dlihat pada kaki S dan R terhubung dengan switch pada setiap flip flop. pada kaki output itu setelahnya dihubungkan ke logic probe dan akan menghasilkan beberapa shift register

5. Video Rangkaian [Kembali]



6. Analisa [Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi 
Kondisi 1
Pada kondisi ini dalam keadaan SISO karena input yang masuk secara seri/ bergantian dan begitupun pada outputnya
Kondisi 2
Pada kondisi ini dalam keadaan SIPO karena input yang masuk secara seri/bergantian dan pada outputnya keluar sebanyak flip flop yang masuk atau parallel( serentak )
Kondisi 3
Pada kondisi ini dalam keadaan PISO kurang input yang masuk secara parallel (serentak) yang akan mengeluarkan sebanyak flip flop dan pada outputnya masuk secara seri/ bergantian atau satu persatu
Kondisi 4
Pada kondisi ini dalam keadaan PIPO karena input yang masuk secara parallel (serentak) yang akan menampilkan sebanyak flip flop dan pada outputnya begitu juga, keluarannya  keluar secara parallel/serentak

2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan

    Dapat dilihat jika AND dihilangkan itu clock terhubung dengan flip flop itu akan selalu aktif clock yang masuk ke flip flop tetapi jika tidak dihilangkan itu akan memiliki 2 kondisi berlogika “0” AND maka clock tidak bisa mempengaruhi flip flop tetapi Ketika berlogika “1” maka flip flop bisa mempengaruhi flip flop


7. Link Download [Kembali]







Tidak ada komentar:

Posting Komentar

  Bahan Tugas dan Ujian Selama Perkuliahan  Teknik Elektro       Oleh:  Fajri Helmi        Jurusan Teknik Elektro  Fakultas Teknik  Universi...