1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
- Alat
Module D'Lorenzo
Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
- Bahan
a. IC 74LS112
b. IC 7404
c. IC 7432
b. Power DC
c. Switch (SW-SPDT)
d. Logicprobe atau LED
4. Prinsip Kerja Rangkaian [Kembali]
Dapat kita lihat pada rangkaian, jika berlogika 1 maka arusnya mengalir dari VCC dan jika berlogika 0 maka arusnya berasal dari ground. Pada rangkaian J-K flip flop input yang masuk ke set dan reset berlogika 1 dan pada rangkaian itu ada komplemen maka output yang dihasilkan tanpa perubahan, kemudian input yang masuk pada j dan k berlogika 0 dan input ke clk itu menggunakan input CLOCK, jika j dan k berlogika 0 maka kondisinya itu NC atau tanpa perubahan maka output yang dihasilkan pada Q=0 dengan Q'=1.
Pada rangkaian D flip flop dapat kita lihat arus yang masuk ke input berlogika 1 dan disitu ada komplemen maka output yang dihasilkannya tanpa perubahan, kemudian pada clk dan D, input yang masuk berlogika 0 pada tabel dapat kita lihat jik clk berlogika 0 maka pada D berlogika 1/0 output yang dihasilkannya Q=0 dan Q'=1.
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
- Percobaan 1
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Pada J-K flip-flop output yang dihasilkannya yaitu Q=1 dan Q'=1, Pada rangkaian itu aktif ketika low dikarenakan ada komplemen maka dalam keadaan ini disebut larangan. Kemudian set dan riset aktif maka outputnya 1 dan 1
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Pada rangkaian J-K flip-flop, jika set dan risetnya tidak aktif atau tidak aktif low maka jika diputus B3 outpunya tidak akan berubah karena tidak ada triggernya
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Toggle = Kondisi ini dipengaruhi oleh clock (Trigger), kondisi ini akan menghasilkan 2 output dalam 1 clock ataupun akan selalu berubah jika diberi Trigger
Not Chage = Kondisi ini disebut kondisi tetap atau tanpa ada perubahan, jadi ketika rangkaian aktif tidak akan berubah output awalnya atau akan kembali menghasilkan output sebelumnya tanpa perubahan
Kondisi terlarang = Kondisi ini disebut juga kondisi error, dikarenakan outputnya itu pada Q=1, Q'=1 menandakan terjadi kesalahan dikarenakan Q' merupakan kebalikan dari Q atau NOT dari Q
7. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar